دانشگاه صنعتی اصفهان

دانشکده برق و کامپیوتر

پایان‌نامه کارشناسی ارشد مهندسی کامپیوتر- معماری

عنوان:

نگاشت وظایف یک برنامه کاربردی بی‌درنگ سخت بر روی شبکه بر تراشه ناهمگن با هدف کاهش توان مصرفی با استفاده از الگوریتم ژنتیک

استاد راهنما:

دکتر علی فانیان

برای رعایت حریم خصوصی نام نگارنده درج نمی شود

تکه هایی از متن به عنوان نمونه :

فهرست مطالب:

چکیده………………………….. 1

فصل اول: مقدمه…………………………  2

1-1    مقدمه…………………………. 2

1-2    معرفی شبکه روی تراشه…………………………. 4

1-3    مسئله نگاشت در شبکه روی تراشه…………………………. 7

1-4    مفهوم برنامه های کاربردی بیدرنگ…………………………….. 9

1-5    مسئله توان در شبکه بر روی تراشه…………………………. 11

1-6    هدف پایان‌نامه………………………….11

1-7    ساختار ادامه پایان‌نامه……………………….12

فصل دوم: معماری شبکه روی تراشه ………………………… 13

2-1    مقدمه…………………………. 13

2-2    معماری شبکه روی تراشه…………………………. 14

2-3    هم‌بندی شبکه…………………………. 17

2-4    مسیریابی و الگوریتم‌های مسیریابی………………………….. 19

2-5    راه‌گزینی………………………….. 22

2-6    کانال مجازی………………………….. 27

2-7    نتیجه‌گیری………………………….. 28

فصل سوم: مروری بر مفاهیم نگاشت و کارهای انجام شده ………. 29

3-1    مقدمه…………………………. 29

3-2    روش‌های نگاشت ایستا …………………………29

3-2-1     نگاشت دقیق………………………….. 31

3-2-2     نگاشت مبتنی بر جستجو…………………………. 32

3-3    روش‌های نگاشت پویا………………………… 45

3-4    نتیجه‌گیری………………………….. 47

فصل چهارم: روش پیشنهادی ………………………… 48

4-1    مقدمه…………………………. 48

4-2    معرفی طرح کلی روش پیشنهادی………………………….. 49

4-3    اجزای طرح پیشنهادی………………………….. 52

4-3-1     مدل کاربرد…………………………. 52

4-3-2     مدل معماری شبکه بر تراشه…………………………. 55

4-3-3     مدل تحلیلی بررسی قابلیت زمانبندی………………. 57

4-3-4     مدل تحلیلی توان…………………………. 62

4-3-5     الگوریتم ژنتیک چند هدفه NSGA-II………………………….

4-4    نتیجه‌گیری………………………….. 74

فصل پنجم: ارزیابی نتایج …………………………  76

5-1    مقدمه…………………………. 76

5-2    معیارهای ارزیابی………………………….. 76

5-3    معرفی محک مورد استفاده…………………………. 79

5-4    محیط شبیه‌سازی………………………….. 83

5-5    ارزیابی نتایج………………………….. 84

5-6    نتیجه‌گیری………………………….. 99

فصل ششم: جمع‌بندی و ارائه‌ی پیشنهادات …………………………100

6-1    مقدمه…………………………. 100

6-2    مرور مطالب…………………………… 101

6-3    کارهای آینده…………………………. 103

6-4    نتیجه‌گیری………………………….. 104

مراجع ………………………… 105

چکیده:

امروزه با پیشرفت فن­آوری نیمه ­هادی­ ها، تعداد مولفه­ های پردازشی در یک سیستم روی تراشه (SOC) افزایش یافته است. معماری ارتباطی در این قبیل سیستم­ها مبتنی بر گذرگاه می­باشد. از این رو، با افزایش تعداد مولفه­ های پردازشی و با توجه به عدم کارایی و توسعه ­پذیری گذرگاه­، مفهوم شبکه روی تراشه یا NOC به عنوان یک طرح ارتباطی درون تراشه­ای کارآمد و مقیاس ­پذیر، جهت غلبه بر مشکلات گذرگاه­ ها مطرح شده است. یکی از چالش­های مهم در تحقیقات مربوط به NOCها، مسئله نگاشت وظایف یک برنامه کاربردی بر روی هسته ­های پردازشی متصل به مسیریاب­های شبکه است که این هسته ­ها می­توانند به صورت همگن یا ناهمگن باشند. از طرف دیگر، یکی از پرکاربردترین برنامه ­های کاربردی، برنامه ­های کاربردی تعبیه شده با نیازمندی­های زمانی بی­درنگ می­باشند. در بسیاری از کارهای انجام شده، به مسئله نگاشت بر روی هسته­ های پردازشی همگن پرداخته شده است و سعی در ارائه راه حل کارآمد کرده­اند. اما تقریبا در اکثر طرح­های پیشنهاد شده، ویژگی ناهمگن بودن هسته ها علی­رغم آن­که به واقعیت نزدیک­تر است، نادیده گرفته شده است. هم­چنین ویژگی بی­ درنگ بودن کاربردها، مورد توجه عمده کارهای پژوهشی انجام گرفته، نیز نبوده است. یکی از چالش­های دیگر در شبکه روی تراشه، میزان توان مصرفی در NOC می­باشد. در این پایان­نامه، به مسئله نگاشت وظایف یک برنامه کاربردی بی­درنگ سخت بر روی هسته­های پردازشی NOC با فرض ناهمگن بودن، پرداخته شده است به­ طوری­که علاوه بر این­که محدودیت­های زمانی وظایف رعایت شود، اتلاف توان در شبکه روی تراشه نیز کمینه گردد. با توجه به این که حل بهینه مسئله نگاشت یک مسئله NP-hard است، در طرح پیشنهادی از یک الگوریتم ژنتیک چند هدفه استفاده می­شود. برای همگرایی سریع­تر الگوریتم، معتبر بودن هر راه حل بدست آماده اعتبارسنجی می­گردد تا هزینه اجرای الگوریتم ژنتیک کاهش یابد. اگر چه طرح پیشنهادی برای شبکه ­های روی تراشه ناهمگن ارائه شده است اما مقایسه نتایج آن با طرح­های روی تراشه­ های همگن نشان دهنده­ی سربار ناچیز طرح پیشنهادی است.

فصل اول: مقدمه

1-1- مقدمه

با توسعه فن‌آوری نیمه هادی­ها امکان تجمیع تعداد زیادی المان پردازشی^[1] و حافظه­ای مختلف شامل پردازنده­های سیگنال^[2]، سخت­افزارهای خاص منظوره^[3]، مدارهای منطقی برنامه­پذیر^[4]، پردازنده­های همه منظوره^[5] و انواع حافظه و مدارات جانبی در داخل یک تراشه فراهم شده است که این مفهوم به سیستم روی تراشه^[6] شناخته شده است[1]. در این قبیل سیستم­ها ارتباطات بین مولفه­های گوناگون که یک چالش مهم محسوب می‌شود، همان‌طور که در شکل 1-1 نشان داده شده است به صورت نقطه به نقطه^[7] یا از طریق گذرگاه­ها^[8] برقرار می‌شود[2]. در اتصالات نقطه به نقطه بین هر دو هسته­ی پردازشیِ نیازمند به ارتباط، یک اتصال اختصاصی ایجاد می­شود. از آن­جا که این روش تنها از سیم­ها (و بدون استفاده از سخت­افزار اضافه) برای انتقال داده­ها استفاده می­کند، بهترین کارایی و توان مصرفی را برای برقراری ارتباط بین تعداد کم هسته­ها ارائه می­کند. اما این روش دارای مشکلات زیادی از جمله عدم مقیاس­پذیری^[9]، پیچیدگی زیاد طراحی و مسیریابی اتصالات در سطح مدار و هزینه­ پیاده­سازی بالا است. ایرادهای فوق باعث می­شود که استفاده از اتصالات نقطه به نقطه فقط در سیستم­های کوچک مقرون به صرفه باشد. با بزرگ شدن اندازه­ی سیستم، استفاده از اتصالات نقطه به نقطه به علت زیاد شدن سیم­های مورد نیاز و مشکلات طراحی، امکان­پذیر نیست[2]. 

برای دانلود متن کامل پایان نامه اینجا کلیک کنید

لینک بالا اشتباه است

برای دانلود متن کامل اینجا کلیک کنید

       

:: بازدید از این مطلب : 718